HEVC/H.265（ISO/IEC23008-2に準拠）は、MPEG-4 AVC/H.264の２倍の圧縮効率を実現するコーデック技術です。
当社では2014年に、2K60P 422対応のHEVC/H.265 デコーダIPを開発し、HEVC/H.265 デコーダ装置として実機動作させました。
2016年3月にそのIPを 4K/60P に拡張し、FPGA 1 チップに実装しました。
マルチコア化で8Kへの対応が可能です。

特徴

▰ コンパクトな回路規模で実現
▰ 放送市場での多数の運用実績あり
▰ FPGA 1 チップで以下を実現
      Range Extensions(10bit、YUV422)対応
      Level 5.1
▰ 超低遅延モード対応（対応エンコーダ遅延と合算してわずか 10ms 遅延）
▰ マルチコア化で8Kに対応

仕様

▰ プロファイル・レベル
      Range Extensions(10bit、YUV422) 準拠
      Level 5.1 (2K : 1920×1080/60p、4K : 3840×2160/60p、4096×2160/60p)
      High Tier (160Mbps)

※製品の仕様は予告なく変更されることがあります。
※カスタマイズも承っております。詳しくはお問い合わせください。