MPEG-2 デコーダIP

概要
 FPGA 1チップで実現可能なHDTVクラス対応MPEG-2 Video Decoder IP。LSI では、MP@HLの10倍の驚異的性能。
新開発のアーキテクチャにより、FPGAの低周波でも動作可能!
IP販売、FPGA販売、ASIC開発としてご用命ください。

特徴
・ 超低遅延対応可能 (Codec 遅延 10 msec)
・ 弊社製品にて放送市場に多数の実績がございます

・ LSI、FPGAでの実績あり (民生、業務用放送機器など多数)
・ 60p対応、8k、4k対応などご相談下さい
・ 弊社は世界初のFPGAベースのMPEG-2(フルHD)Decoderを開発したメーカーです

仕様
項目 Spec
FPGA
プロファイル・レベル
MPEG-1,
MPEG-2 SP@ML,
MP@ML,
MP@HL
LSI
プロファイル・レベル
SD(MP@ML)の60倍,
HD(MP@HL)の10倍の驚異的性能 (例: 4000x3000 画素 60P)
高速デコード 最大 HD(MP@HL)の10倍速デコード
入力ストリーム PES/ES (MP@HLの場合、最大200Mbps程度)
ビデオ出力 SD/1440/HD/その他,
Interlace/Progressive,
マルチ画面(オプション)
ストリーム切替 シームレス
エラー時ビデオ出力 フリーズ/非フリーズ/特定色
スケーラブル
アーキテクチャ
1) 外部メモリバスのバス数が可変
2) VLD部と逆スキャン部が最大16並列、逆量子化~逆DCT部が最大2並列
※製品の仕様は予告なく変更されることがあります。
※カスタマイズも承っております。詳しくはお問い合わせください。
NAVIGATION Tree
english